蔡健：包装技术正在经历系统级包装和3D集成的发展阶段

封装技术已经从单芯片封装发展到多芯片封装/模块，三维封装等阶段，目前正处于系统级封装和三维集成的发展阶段。随着摩尔定律的放慢，系统级包装和三维集成通过功能集成摆脱了传统的尺寸依赖的发展途径，成为扩展摩尔定律的关键，成为重要的一步。
集成电路技术发展的创新方向。对于3D集成，首先，系统需要满足高性能，高可靠性和可扩展的应用程序产品。
在未来的3-5年中，将需要小批量，多品种的需求和可控的产业链，以实现系统性能目标。它将涉及性能指标，包括数据传输速率，延迟，插入损耗，功率，标准接口，电气性能，可靠性，可用性等。
目前，高级封装和系统集成的核心技术仍面临三大挑战。首先是用于功能集成的复杂系统级封装的设计和制造。
其次，互连密度对三维集成和高密度封装基板提出了新的要求。第三是对前沿的基本问题的研究，包括新型的层间相互作用。
联合开发新的热管理方法等。在整个行业中，台积电非常重视3D集成技术，将CoWoS，InFO和SolC集成到3DFabric工艺平台中。
蔡健说：“从功能改进，成本降低和工艺兼容性的角度来看，台积电之所以拥有如此多的3D集成工艺，是因为它对3D集成进行了特别深入的研究。”早在10年前，就出现了基于硅通孔（TSV）的行业三维集成。
Xilinx在2011年采用2.5DInterposer来实现FPGA。随后，三星，AMD，英特尔，AMD等公司也加快了布局。
但是，TSV不是三维集成/异构集成的唯一选择。蔡健认为，“通过硅通孔（TSV）技术的高纵横比和层间互连方法是三维集成的关键技术。
使用诸如化学镀和ALD的方法来实现高纵横比TSV中的薄膜的均匀沉积。并通过脉冲电镀，优化的添加剂体系等方法实现TSV孔沉积速率的逆转，以确保电镀中的深孔填充。
就层间互连方法而言，由于高密度集成，所以减小了层间互连间距。蔡健教授的研究小组采用窄间距Cu-Sn-Cu扩散键合技术，研究了分散和微观结构演变的机理，并提出了形成稳定界面的设计规则，该界面可以实现多层/多层键合。
关于技术成果的转化，蔡健表示，我的愿景是成为包装设计和系统级包装的国内和世界一流的一站式服务技术平台，具有完整的包装设计和生产基本能力。 ，集成的产品分析功能，并支持产业链中不同类型企业的需求。
为了更好地转化技术成果，蔡健教授的团队成立了“庆新集成”公司。于2020年9月开始运营，并于10月开始实际运营。
其布局区域包括高复杂度处理器，光电封装，量子封装和检测。计划在2021年完成基本结构，完成超净室的装饰，实现基本的包装工艺能力并开展小批量业务。